有哪些常见的信号发生器时钟电路类型?

信号发生器的时钟电路类型多样，根据核心器件、工作原理和应用场景的不同，可分为以下常见类型。每种类型在频率范围、相位噪声、成本、集成度等方面各有优劣，适用于不同的设计需求。

一、基于锁相环（PLL）的时钟电路

1. 整数分频PLL

• 原理：通过鉴频鉴相器（PFD）比较参考时钟与反馈时钟的相位差，电荷泵（CP）输出电流调整VCO频率，实现整数倍分频（如N=10，则输出频率=参考频率×10）。
• 特点：
  • 频率分辨率：受限于参考时钟频率（如参考时钟10MHz，则最小步进10MHz）。
  • 相位噪声：由参考时钟噪声、PFD/CP噪声和VCO噪声共同决定，典型值-100dBc/Hz@1kHz（中频段）。
  • 应用：低成本、中低频段（<1GHz）的信号发生器，如函数发生器、通信测试设备。
• 典型芯片：ADF4002（支持整数分频，频率范围DC~400MHz）。

2. 小数分频PLL（Δ-Σ调制）

• 原理：通过Δ-Σ调制器实现非整数分频（如N=10.25），显著提高频率分辨率（如10MHz参考时钟下，步进可低至1Hz）。
• 特点：
  • 频率分辨率：可达Hz级甚至更低。
  • 相位噪声：Δ-Σ调制器引入量化噪声，但可通过高阶调制降低影响，典型值-110dBc/Hz@1kHz（优于整数分频）。
  • 应用：高精度信号发生器、雷达、软件定义无线电（SDR）。
• 典型芯片：ADF4351（支持小数分频，频率范围35MHz~4.4GHz）。

3. 混合PLL（PLL+DDS）

• 原理：结合PLL的宽频覆盖和直接数字合成（DDS）的高分辨率。PLL提供粗调（如1GHz），DDS提供细调（如1Hz步进）。
• 特点：
  • 频率范围：宽（PLL部分）且分辨率高（DDS部分）。
  • 相位噪声：DDS部分噪声较低（-150dBc/Hz@1kHz典型），但PLL部分可能成为瓶颈。
  • 应用：需要宽频带和高分辨率的场景，如频谱分析仪、电子战设备。
• 典型方案：AD9914（DDS）+ ADF4350（PLL）。

二、基于直接数字合成（DDS）的时钟电路

1. 传统DDS

• 原理：通过高速DAC将数字波形（存储在ROM中）转换为模拟信号，频率由参考时钟和相位累加器控制。
• 特点：
  • 频率分辨率：极高（如参考时钟1GHz时，步进=1GHz/2³²≈0.23Hz）。
  • 相位噪声：低（仅受参考时钟噪声和DAC噪声限制，典型值-150dBc/Hz@1kHz）。
  • 杂散抑制：需优化DAC线性度和滤波器设计，典型杂散<-60dBc。
  • 输出频率：受限于DAC速率（通常<500MHz）。
  • 应用：高精度、低频段（<100MHz）的信号发生器，如音频测试、任意波形发生器。
• 典型芯片：AD9910（支持1GHz参考时钟，输出频率<400MHz）。

2. 高频DDS（带混频）

• 原理：DDS输出中频信号（如100MHz），通过混频器上变频至高频（如1GHz）。
• 特点：
  • 频率范围：扩展至GHz级。
  • 相位噪声：受混频器噪声和本振（LO）相位噪声影响，需优化LO设计。
  • 应用：需要高频且高分辨率的场景，如雷达、卫星通信。
• 典型方案：AD9914（DDS）+ HMC704（混频器）+ ADF4351（LO）。

三、基于晶体振荡器的时钟电路

1. 固定频率晶体振荡器（XO）

• 原理：利用石英晶体的压电效应产生固定频率（如10MHz、100MHz）。
• 特点：
  • 频率稳定性：极高（±1ppm@25℃，长期稳定性<±10ppm）。
  • 相位噪声：极低（-170dBc/Hz@1kHz典型）。
  • 输出频率：固定，无法调整。
  • 应用：需要高稳定性的时钟源，如通信基站、时钟分配系统。
• 典型器件：SiT9005（LVDS差分输出，频率10MHz~1.3GHz）。

2. 温补晶体振荡器（TCXO）

• 原理：在XO基础上增加温度补偿电路，抵消温度对频率的影响。
• 特点：
  • 频率稳定性：±0.1ppm~±2ppm（优于XO）。
  • 应用：便携式设备（如GPS接收机、手机）。
• 典型器件：FXO-HC53（频率10MHz~52MHz）。

3. 压控晶体振荡器（VCXO）

• 原理：通过电压控制晶体振荡频率，实现微调（如±100ppm）。
• 特点：
  • 调谐范围：窄（通常<±200ppm）。
  • 应用：需要频率微调的场景，如锁相环中的参考时钟。
• 典型器件：CVHD-950（频率10MHz~1.7GHz）。

四、基于分频器/倍频器的时钟电路

1. 固定分频器

• 原理：将高频信号（如1GHz）分频为低频（如100MHz）。
• 特点：
  • 分频比：固定（如N=10）。
  • 应用：时钟分配、降低频率以匹配后端电路。
• 典型芯片：HMC365（8分频器，输入频率DC~8GHz）。

2. 可编程分频器

• 原理：通过数字控制调整分频比（如N=1~64）。
• 特点：
  • 灵活性：支持动态调整分频比。
  • 应用：需要灵活频率配置的场景，如软件定义无线电。
• 典型芯片：AD9516（支持14位可编程分频）。

3. 倍频器

• 原理：将低频信号（如1GHz）倍频为高频（如2GHz）。
• 特点：
  • 倍频次数：固定（如×2）。
  • 应用：扩展频率范围，如雷达、微波通信。
• 典型芯片：HMC561（×2倍频器，输入频率2.2GHz~4.4GHz）。

五、基于光学或声学的时钟电路

1. 光学时钟（光频梳）

• 原理：利用锁模激光器产生等间隔的光脉冲，通过光电转换生成高频时钟（如10GHz）。
• 特点：
  • 频率稳定性：极高（<1e-15量级）。
  • 应用：超精密测量、原子钟。
• 典型系统：Menlo Systems FC1500。

2. 声表面波（SAW）振荡器

• 原理：利用声表面波在压电材料上的传播特性产生高频信号（如500MHz~2GHz）。
• 特点：
  • 相位噪声：低（-160dBc/Hz@1kHz典型）。
  • 应用：高频、低噪声的时钟源，如卫星通信。
• 典型器件：TFR-SAW-1000（频率1GHz）。

六、类型对比与选型建议

选型建议：

1. 低频、高分辨率：选DDS（如AD9910）。
2. 高频、宽频带：选小数分频PLL（如ADF4351）。
3. 超低噪声、高稳定性：选晶体振荡器（如SiT9005）或光学时钟。
4. 低成本、中频段：选整数分频PLL（如ADF4002）。

总结

信号发生器的时钟电路类型涵盖PLL、DDS、晶体振荡器、分频/倍频器及光学/声学方案，设计时需根据频率范围、分辨率、相位噪声、成本等需求综合选择。例如，雷达系统可能采用“小数分频PLL+低噪声VCO”实现高频、低相位噪声输出；而音频测试设备则可能选用DDS实现高分辨率波形生成。